作者	林灶生
出版社
出版时间	2006-07-01

特色：

除讲述基本的设计技巧外，还深入介绍了多模块整合设计技术，适合各层次设计者参考使用。内容包括：数字逻辑设计与Verilog发展历史，Veril og设计风格与概念，Verilog设计结构，门级描述，数据流建模，行为描述，函数及任务，UDP逻辑电路与状态机，Verilog程序设计技巧，电路延时时序的设定及实用专题设计范例等。 本书适于大专院校电子类及计算机工程类本科及研究生，以及相关领域的工程设计人员使用。