| 作者 |
| 张振娟 黄静 周晶 陆慧琴 |
| 丛书名 |
| 出版社 |
| 清华大学出版社 |
| ISBN |
| 9787302504962 |
| 简要 |
| 简介 |
| 内容简介 本书分上、下两篇： 上篇为数字电子技术基础，共分为9章，分别是： 数字系统概论，逻辑代数，集成逻辑门，组合逻辑电路，锁存器和触发器，时序逻辑电路，存储器和可编程逻辑器件，脉冲波形的变换与产生，数/模和模/数转换。下篇为硬件描述语言Verilog HDL，共分为7章，分别是： 初步了解Verilog HDL，Verilog HDL模块的结构，Verilog HDL语言要素，运算符与表达式，Verilog HDL行为语句，Verilog HDL模型的不同抽象级别描述，Verilog HDL有限状态机的设计。 本书针对本科工程教育对数字系统原理与设计的教学要求而编写。上篇着重阐述基本原理和基本概念等基础知识，内容由浅入深、循序渐进，便于自学。下篇注重应用能力的培养，介绍了传统的数字系统设计方法和现代EDA设计方法，既有对基本逻辑器件的简单硬件描述语言实例，又有用于数字系统设计的较为复杂实例。另外，本书每个章节均给出了丰富的例题、复习题。 |
| 目录 |
| 上篇数字电子技术基础 第1章数字系统概论 1.1数字信号与数字系统 1.1.1数字信号 1.1.2数字系统 1.2数制 1.2.1二进制 1.2.2八进制 1.2.3十六进制 1.2.4数制转换 1.3编码 1.3.1二十进制代码 1.3.2格雷码 1.4二进制数的算术运算 习题 第2章逻辑代数 2.1逻辑代数基础 2.1.1基本逻辑运算 2.1.2逻辑代数的基本定律 2.1.3逻辑代数的基本规则 2.2逻辑函数的化简方法 2.2.1逻辑函数的代数化简法 2.2.2逻辑函数的卡诺图化简法 习题 第3章集成逻辑门 3.1数字集成电路的分类 3.1.1按半导体器件分类 3.1.2按半导体规模分类 3.1.3按电路功能分类 3.2CMOS集成逻辑门 3.2.1MOS管及其开关特性 3.2.2CMOS反相器的工作原理 3.2.3CMOS反相器的外部特性 3.3TTL集成逻辑门 3.3.1TTL与非门的工作原理 3.3.2TTL逻辑门的输入、输出特性 3.3.3三态门 3.3.4集电极开路门 3.4TTL逻辑门和CMOS逻辑门的接口电路 3.4.1接口电路的用途及电平规范 3.4.2TTL电路驱动CMOS电路 3.4.3CMOS电路驱动TTL电路 3.5集成逻辑门相关的几个实际问题 3.5.1正负逻辑问题 3.5.2抗干扰措施 习题 第4章组合逻辑电路 4.1组合逻辑电路的分析 4.2组合逻辑电路的设计 4.2.1不含无关项的组合逻辑电路的设计 4.2.2含无关项的组合逻辑电路的设计 4.3常用中规模组合逻辑器件及应用 4.3.1编码器 4.3.2译码器 4.3.3数据选择器 4.3.4数值比较器 4.3.5算术运算器 4.4组合逻辑电路中的竞争冒险 4.4.1产生竞争冒险的原因 4.4.2竞争冒险的检查方法 4.4.3消除冒险现象的方法 习题 第5章锁存器和触发器 5.1锁存器 5.1.1基本SR(置位复位)锁存器 5.1.2应用举例 5.1.3门控SR锁存器 5.1.4门控D锁存器 5.2边沿触发的触发器 5.2.1主从触发器 5.2.2维持阻塞触发器 5.2.3利用传输延迟的触发器 5.2.4异步预置输入和清零输入 5.3触发器的动态特性 5.4触发器的逻辑功能 5.4.1SR触发器 5.4.2D触发器 5.4.3JK触发器 5.4.4T触发器和T′触发器 5.5触发器的应用 5.5.1并行数据存储 5.5.2分频 5.5.3计数 习题 第6章时序逻辑电路 6.1时序逻辑电路的结构与特点 6.2时序电路逻辑功能的表述 6.2.1逻辑方程组 6.2.2状态表 6.2.3状态图 6.2.4时序图 6.3同步时序逻辑电路的分析 6.3.1分析同步时序逻辑电路的一般步骤 6.3.2同步时序逻辑电路分析举例 6.4异步时序逻辑电路的分析 6.5同步时序逻辑电路设计 6.5.1设计同步时序逻辑电路的一般步骤 6.5.2同步时序逻辑电路设计举例 6.6常用的时序逻辑电路器件 6.6.1寄存器和移位寄存器 6.6.2计数器 习题 第7章存储器和可编程逻辑器件 7.1半导体存储器基础 7.1.1存储阵列 7.1.2存储器的基本操作 7.2只读存储器 7.2.1ROM电路的基本结构 7.2.2可擦除可编程只读存储器 7.2.3ROM应用举例 7.3随机存取存储器 7.3.1RAM的基本工作原理 7.3.2RAM应用举例 7.4可编程逻辑器件 7.4.1低密度可编程逻辑器件 7.4.2高密度可编程逻辑器件 7.4.3复杂可编程逻辑器件 7.4.4现场可编程门阵列 7.4.5可编程逻辑器件的开发 习题 第8章脉冲波形的变换与产生 8.1单稳态触发器 8.1.1几种类型的单稳态触发器 8.1.2单稳态触发器的应用 8.2施密特触发器 8.2.1施密特触发器概述 8.2.2几种类型的施密特触发器 8.2.3施密特触发器的应用 8.3多谐振荡器 8.3.1多谐振荡器概述 8.3.2几种类型的多谐振荡器 8.4555定时器电路 8.4.1555定时器的结构与工作原理 8.4.2555定时器的应用 习题 第9章数/模和模/数转换 9.1D/A转换器 9.1.1二进制权电阻网络D/A转换器 9.1.2倒T电阻网络D/A转换器 9.1.3权电流D/A转换器 9.1.4D/A转换器的主要技术指标 9.1.5D/A转换器典型应用 9.2A/D转换器 9.2.1A/D转换器的基本组成 9.2.2A/D转换器的类型 9.2.3A/D转换器的主要技术指标 9.2.4A/D转换器典型应用 习题 下篇硬件描述语言Verilog HDL 第10章初步了解Verilog HDL 10.1引言 10.2Verilog HDL和VHDL比较 10.3Verilog HDL的主要特点和功能 10.4采用Verilog HDL的设计流程简介 习题 第11章Verilog HDL模块的结构 11.1模块声明 11.2端口定义 11.3信号类型声明 11.4逻辑功能描述 11.5模块的调用 11.6模块的测试 习题 第12章Verilog HDL语言要素 12.1标识符 12.2注释符 12.3值集合 12.4数据类型 12.4.1常量 12.4.2变量 习题 第13章运算符与表达式 13.1算术运算符 13.2关系运算符 13.3等式运算符 13.4逻辑运算符 13.5位运算符 13.6缩减运算符 13.7条件运算符 13.8移位运算符 13.9位拼接运算符 13.10优先级别 习题 第14章Verilog HDL行为语句 14.1过程语句 14.1.1initial过程语句 14.1.2always过程语句 14.2块语句 14.2.1顺序块 14.2.2并行块 14.2.3块语句的特点 14.3赋值语句 14.3.1连续赋值语句 14.3.2过程赋值语句 14.4条件语句 14.4.1if语句 14.4.2case语句 14.5循环语句 14.5.1forever语句 14.5.2repeat语句 14.5.3while语句 14.5.4for语句 14.6编译预处理语句 14.6.1宏替换'define 14.6.2文件包含'include 14.6.3时间尺度'timescale 14.6.4条件编译'ifdef、'else、'endif 14.7任务与函数 14.7.1任务与函数结构之间的差异 14.7.2任务 14.7.3函数 14.7.4常用的系统任务和函数 14.8时延概念 习题 第15章Verilog HDL模型的不同抽象级别描述 15.1门级结构描述 15.1.1Verilog HDL内置基本门 15.1.2门结构描述举例 15.1.3分层次的电路设计 15.2行为描述 15.3数据流描述 15.4组合逻辑电路的Verilog建模 15.4.1编码器 15.4.2译码器 15.4.3数据选择器 15.4.4数值比较器 15.4.5算术运算电路 15.4.6ROM的设计 15.4.7总线和总线操作 15.5时序逻辑电路的Verilog建模 15.5.1触发器 15.5.2移位寄存器 15.5.3计数器 15.5.4FIFO缓冲器 习题 第16章Verilog HDL有限状态机的设计 16.1有限状态机的Verilog描述 16.2状态编码 16.2.1常用的状态编码 16.2.2状态编码的定义 16.3有限状态机设计要点 习题 参考文献 |